

(19)日本特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-90240

(43)公開日 平成6年(1994)3月29日

(51)Int.Cl.³

H 0 4 L 12/40

識別記号

庁内整理番号

F I

技術表示箇所

7341-5K

H 0 4 L 11/ 00

3 2 1

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号 特願平4-241050

(22)出願日 平成4年(1992)9月9日

(71)出願人 000232357

横河電子機器株式会社
神奈川県秦野市曾屋500番地

(72)発明者 山田 正隆

神奈川県秦野市曾屋500番地 日本電子機
器株式会社内


(74)代理人 弁理士 志賀 正武 (外2名)

(54)【発明の名称】 多重伝送システム

(57)【要約】

【目的】 全子局数を制限することなく、短い伝送周期の実現し、レスポンスタイムを向上させる。

【構成】 親局1は、読み出し専用メモリROM3に設定されたポーリング周期毎に、子局8〜13のうち、上部ポーリング周期に対応する子局をマイクロプロセッサMPU12によって順次ポーリングする。この時、ポーリング周期が短い子局がポーリングされている時には、下部ポーリング周期の長い子局に対するポーリングが待機状態となる。



期(1)において、子局番号が優先順位に最も低い優先順位(低)に設定するタスクTK5が実行される。その後、第1周期(1)の終了(時刻番号1)が経過すると、タスクTK5が終了する。このため、次の周期(2)には、優先順位に最も低い優先順位(低)に設定するタスクTK5は待機状態となる。上記タスクTK3が実行されると、第5周期(1)の終了(子局番号1)が経過すると、タスクTK3が終了する。

【0017】上記タスクTK3が終了すると、これまで待機状態になっていたタスクTK5が実行され、第6周期(1)において、タスク番号1に対してポーリング処理が行われる。次の第7周期(1)では、優先順位

に最も低いタスクTK5が実行されないまま、引き続きタスクTK5が実行され、子局番号1に対してポーリング処理が行われる。次の第8周期(1)では、前述した子局番号1のタスクから6周期目に当たるので、優先順位に最も低いタスクTK4が実行されるため、子局番号1に対してポーリング処理が行われる。さらに、第9周期(1)では、先の子局番号1が実行から4周期目に当たるので、優先順位に最も低いタスクTK3が実行される。この時、優先順位に最も低いタスクTK4はタスクTK3に対して優先順位が低いため、待機状態となっている。したがって、優先順位に最も低いタスクTK3が終了した、次の第10周期(1)では、上記待機状態にあるタスクTK4が実行され、子局番号1に対するポーリング処理が行われる。

【0018】以下、図5に示す優先順位に従って子局番号1〜4がポーリングされる。この結果、優先順位に最も高い子局、すなわち子局番号1の子局8は、ポーリング周期(1〜4)毎にポーリングされる。また、優先順位に最も低い子局、すなわち子局番号1の子局9、10はポーリング周期(4〜6)毎にポーリングされ、優先順位に最も低い子局、すなわち子局番号1の子局11、12、13はポーリング周期(1〜8)毎にポーリングされる。なお、本第2の実施形

では、数値が異なるポーリング周期(1〜4)の子局番号となっている。これらが先をとり、ポーリング周期(1)〜(4)のタスク番号1〜4に設定されるため、タスク番号1が優先順位に最も高い子局である。

【0019】

【発明の効果】以上、説明したように、この発明によれば、親局が複数の子局と多数重伝送路によって接続されており、前記親局が前記複数の子局を順次ポーリングする多数重伝送路システムにおいて、前記親局は、前記複数の子局の各々に対して割り当てられたポーリング周期が設定される優先順位テーブルと、前記優先順位テーブルに設定された前記ポーリング周期毎に、前記複数の長い子局に対してポーリングが待機状態となるようにしたため、全子局数を制限することなく、短い伝送周期を実現し、システムタイムを向上させることができるという利点が生ずる。

【第1の実施形態の説明】

【図1】本発明の一実施形態の構成を示すブロック図である。

【図2】第1の実施形態における子局の優先順位、ポーリング周期、子局数を示す図である。

【図3】図2に示す優先順位におけるポーリング処理を示すタイムチャートである。

【図4】第2の実施形態における子局の優先順位、ポーリング周期、子局数を示す図である。

【図5】図4に示す優先順位におけるポーリング処理を示すタイムチャートである。


【符号の説明】

- 親局
- マイクロプロセッサ(MPU) [無伝手段]
- 読み出し専用メモリROM (優先順位テーブル)
- 伝送路 (多重伝送路)
- 13 子局 (複数の子局)
- 1〜4 ポーリング周期


【図2】

プライオリティ	ポーリング周期	子局数	子局番号
高	T1=4	2	① ②
低	T2=8	4	③ ④ ⑤ ⑥

【図3】



【図1】



【図4】

プライオリティ	ポーリング周期	子局数	子局番号
高	$T_3 = 4$	1	①
中	$T_4 = 6$	2	② ③
低	$T_5 = 8$	3	④ ⑤ ⑥

[A.3]

